MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP6244209

Publication date:

1994-09-02

Inventor:

FUSE MARIO; HIROTA MASANORI; HIKIJI TAKETO

Applicant:

FUJI XEROX CO LTD

Classification: - international:

H01L21/324; H01L21/336; H01L29/786; H01L21/02;

H01L29/66; (IPC1-7): H01L21/336; H01L21/324;

H01L29/784


- european:


Application number: JP19930053206 19930219 Priority number(s): JP19930053206 19930219

Report a data error here

Abstract of JP6244209

PURPOSE:To make short the path of diffusion, and to cut down the time of treatment by a method wherein, after a gate electrode film has been deposited in an hydrogencontaining atmosphere, a heat treatment is conducted to diffuse hydrogen atoms taken in a gate insulating film, the gate electrode film and the hydrogen atoms in a semiconductor laver. CONSTITUTION:In the distribution of free hydrogen atoms H and bound hydrogen atoms B after deposition of a gate electrode film 4 (before diffusion of hydrogen), the hydrogen atoms are taken in the gate electrode film 4, a gate insulating layer 3 and an insular semiconductor layer 2, but the greater part of them is free hydrogen atoms H. The free hydrogen atoms H are diffused from paths (c), (d) and (e) by a heat treatment, bound hydrogen atoms B are formed, the Si dangling bond of an insular semiconductor layer is terminated, and the interfacial level of the gate insulating layer 3 and the insular semiconductor layer 2 is decreased. As a result, the time required for a hydrogenation treatment can be cut down.





Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-244209 ~

(43)公開日 平成6年(1994)9月2日


(51)Int.Cl. ⁵ H 0 1 L 21/336 29/784 21/324		庁内整理番号 8617-4M 9056-4M 9056-4M	FΙ	技術表示		
	D		H01L 審査請求	29/ 78 3 1 1 3 1 1		
				未請求		FD (全 6 頁)
(21)出顧番号	特顯平5-53206		(71)出願人		96 97 198	k l
(22)出願日	平成5年(1993)2月19日		東京都港区赤坂三丁目 3 番 5 号			
			(72)発明者	布施 ·	マリオ	2274番地 富士ゼロ
			(72)発明者	神奈川		2274番地 富士ゼロ
			(72)発明者	神奈川		2274番地 富士ゼロ
			(74)代理人	弁理士	阪本 清孝	(外1名)

(54) 【発明の名称 】 半導体装置の製造方法


(57)【要約】

【目的】 半導体装置の製造方法において、水素化処理 に要する時間の短縮化を図る。

【構成】 絶縁基板1上に、ポリシリコンから成る島状半導体層2,ゲート絶縁層3,ゲート電極膜4の堆積及びパターニングによるゲート電極5を順次形成し、前記島状半導体層2にソース電極6及びドレイン電極7を形成する半導体装置の製造方法において、前記ゲート電極膜4の堆積を水素を含有する雰囲気で行ない、その後、ゲート電極膜4及びゲート絶縁層3及び島状半導体層2中に取り込まれた水素原子を拡散させる熱処理を施すことにより、島状半導体層2のSiダングリング・ボンドを終端する。



(名)水炭紫色的



1

【特許請求の範囲】

【請求項1】 絶縁基板上に、ポリシリコンから成る島 状半導体層, ゲート絶縁層, ゲート電極膜の堆積及びパ ターニングによるゲート電極を順次形成し、前記島状半 導体層にソース電極及びドレイン電極を形成する半導体 装置の製造方法において、前記ゲート電極膜の堆積を水 素を含有する雰囲気で行なう工程と、前記工程によりゲ ート絶縁膜及びゲート電極膜及び島状半導体層中に取り 込まれた水素原子を拡散させる熱処理工程と、を具備す ることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 係り、特に、LCD等のアクティブ・マトリックス・デ ィスプレイ装置の画素スイッチング素子やハイブリッド ・イメージセンサの受光量読み出し回路等に使用される 薄膜トランジスタの製造方法に関するものである。

[0002]

【従来の技術】アクティブマトリックス方式の液晶ディ タ(TFT)が対応するように、該TFTをマトリック ス状に配置し、各TFTの駆動により各画素を制御する ものである。近年、前記したアクティブマトリックス方 式の液晶ディスプレイは、安価なガラス基板を使用し、 周辺回路を内蔵しながら高画質化及び大画面化を図るこ とが急がれている。周辺回路を内蔵するためには、TF Tの電流駆動能力が必要となるため、キャリア移動度が 高い多結晶シリコン層をチャネル層とするpoly-SiTF Tを用いることが必要である。

【0003】従来、液晶ディスプレイの大面積化を図り つつコストの低減を図るため、大面積ガラス基板上に半 導体装置を製造することが行なわれている。ガラス基板 上に薄膜トランジスタ (図3) を形成する方法として は、例えば、次の各工程を含む製造方法により行なわれ ていた。

大面積のガラス板51上にアモルファスシリコン (a -Si) 膜をLPCVD法により450~550℃の堆 積温度で成膜し、このa-Si膜を600℃のN2雰囲 気中でアニール処理を行なうことにより結晶化させてpo ly-Si膜を形成する。前記アニール処理方法としては、 a-Si膜で吸収されるエキシマレーザーを照射するこ とにより結晶化させることが提案されている (H. Kuriya ma et al.: Proceedings of IEDM'91, pp. 563~566) 。

poly-Si膜をパターニングしてpoly-Si膜から成る島状 半導体層52を形成する。

島状半導体層52を覆うようにゲート絶縁層53を堆 積する。

ゲート電極膜 (金属膜) を堆積し、このゲート電極膜 をパターニングしてpoly-Si膜アイランド52上にゲー ト電極54を形成する。

上方よりイオン注入を行なうことにより、ゲート電極 54及び島状半導体層52に不純物をドーピングし、島 状半導体層 5 2 のチャネル層 5 2 a を挟んでソース部 5 2b及びドレイン部52cを形成する。

アニール処理により不純物を活性化させる。

層間絶縁膜55を堆積し、ソース, ドレイン電極位置 にコンタクト孔56を形成する。

島状半導体層 5 2 を構成するpoly-Si膜の粒界に存在 するSiダングリング・ボンドを水素で終端するように 10 水素化処理を行なう。続いて、アルミニウム膜を堆積 し、これをパターニングしてAI電極57を形成する。 【0004】前記水素化処理工程においては、水素化処 理により導入された水素原子をpoly-Si膜の結晶粒界に 拡散させ、Siダングリング・ボンドと結合させること により、トラップ密度を小さくし障壁ポテンシャルの高 さを低くする。その結果、多結晶Siトランジスタ内で のキャリヤ移動度を高くしオン電流が増加する。

【0005】従来、上記水素化処理工程としては、層間 絶縁膜55として水素含有のSiN:Hを使用し、その スプレイは、1つの画素に対して1つの薄膜トランジス 20 後、加熱処理を行なってSiN:H中の水素を島状半導 体層52に拡散する方法が提案されている。

[0006]

【発明が解決しようとする問題点】しかしながら、上記 水素化処理によると、ゲート電極54及び層間絶縁膜5 5の形成後に加熱処理を行なうことにより、層間絶縁膜 55中の水素をゲート絶縁層53を介して島状半導体層 52に拡散させるので、拡散経路が長くなり水素拡散に 時間を要するという問題点があった。また、ゲート電極 54としてpoly-Si膜を使用した場合、ゲート電極54 30 上から島状半導体層52に拡散しようとする水素原子は ゲート電極54でトラップされてしまい、ソース電極5 2 b 及びドレイン電極 5 2 c 表面からのみ島状半導体層 52に拡散するので、効率が悪いという問題があった。 更に、加熱処理において、層間絶縁膜55にクラック等 を生じさせて薄膜トランジスタの特性の劣化を招くとい う問題もあった。

【0007】また、層間絶縁膜55の堆積前に水素プラ ズマ処理を行なう方法も存在するが、この方法による と、ゲート絶縁膜53が水素プラズマに直接晒され、プ 40 ラズマ・ダメージが発生してゲート絶縁膜53の電気的 特性が劣化し、薄膜トランジスタの信頼性を損なうとい う問題があった。更に、この方法の場合、水素化処理に おける水素プラズマ処理ではプラズマCVD装置を必要 とするので、プロセス・コストの上昇を招くという問題 がある。

【0008】本発明は上記実情に鑑みてなされたもの で、水素化処理の効率の向上を図ることにより処理時間 の短縮を達成する半導体装置の製造方法を提供すること を目的とする。

50 [0009]

【課題を解決するための手段】上記従来例の問題点を解 決するため本発明の半導体装置の製造方法は、絶縁基板 上に、ポリシリコンから成る島状半導体層、ゲート絶縁 層. ゲート電極膜の堆積及びパターニングによるゲート 電極を順次形成し、前記島状半導体層にソース電極及び ドレイン電極を形成する半導体装置の製造方法におい て、水素化処理を次の工程で行なうことを特徴としてい る。第1の工程として、前記ゲート電極膜の堆積を水素 を含有する雰囲気で行なう。次に、第2の工程として、 半導体層中に取り込まれた水素原子を拡散させる熱処理 を行なう。

【0010】すなわち、図1(a)に示すように、絶縁 基板1上にポリシリコンから成る島状半導体層2を形成 した後にゲート絶縁層3を形成し、その後、ゲート電極 膜4を堆積する際に水素を含有する雰囲気で行ない、ゲ ート電極膜4, ゲート絶縁層3, 島状半導体層2に水素 原子を分布させる。

【0011】ゲート電極膜4の堆積法としては、スパッ タリング法、CVD法(プラズマCVD法、熱CVD 法、光CVD法を含む),イオン・プレーティング法等 がある。例えば、スパッタリング法では、アルゴンと水 素の混合ガス中でのスパッタリングにより、ゲート電極 膜4中に水素を導入することができ、イオン化された水 素がプラズマ・ポテンシャルと絶縁基板1間の電位差に より加速され、ゲート絶縁層3及び島状半導体層2中に も水素を導入することができる。ゲート絶縁層3及び島 状半導体層2中の水素含有量を増加させたい場合には、 ゲート電極膜4のスパッタリングの前に水素のみでスパ ッタリングしてもよい。

【0012】スパッタ・ガスとして水素と共に使用する 不活性気体は、通常使用されるアルゴンの他に、希ガス に属するヘリウム、ネオン、クリプトンの単独もしくは これらを組み合わせた混合気体を使用する。

【0013】次に、図1(b)に示すように、その後の 熱処理工程で前記水素原子を再分布により拡散させ、島 状半導体層2のSiダングリング・ボンドを終端する。 前記熱処理は、例えば、前記ゲート電極膜4をパターニ ングしてゲート電極5を形成した後、ゲート電極5をマ スクとしてイオン注入あるいは質量分離を行なわないイ オン・ドーピングによるソース電極6, ドレイン電極7 を形成した後の、ドーパントの活性化アニールと共用し て行なわれる。

【0014】ドーパントの活性化アニールは、イオン・ ドーピングの場合、200~400℃で行なうことがで きるため、Siダングリング・ボンドを終端した結合水 素原子が解離することがなく、水素原子を効率よく拡散 させることができる。イオン注入の場合、ドーパントの 活性化アニールは、500℃以上の温度で行なう必要が

ルと、水素拡散のための200~400℃でのアニール とを組み合わせて行なう。また、水素原子を拡散させる アニール(熱処理)は、ドーパントの活性化アニールと 共用するのでなく、ゲート電極膜4の堆積後に単独で行 なってもよい。

[0015]

【作用】本発明方法によれば、ゲート電極膜の堆積の際 に、ゲート電極膜, ゲート絶縁膜, 島状半導体層に水素 原子を導入し、その後の熱処理によりゲート絶縁膜及び 前記工程によりゲート絶縁膜及びゲート電極膜及び島状 10 ゲート電極膜及び島状半導体層中に取り込まれた水素原 子を拡散させ、島状半導体層中のSiダングリング・ボ ンドを終端し、更に、ゲート絶縁膜と島状半導体層との 界面準位を低減させる。

> 【0016】すなわち、ゲート電極膜4の堆積直後(水 素拡散前)における未結合水素原子と結合水素原子の分 布は、図1(a)に示すように、ゲート電極膜4,ゲー ト絶縁層3, 島状半導体層2中に水索原子が取り込まれ るが、大部分は未結合水素原子である(図中、未結合水 素原子はH、結合水素原子はBで示される)。その後の 熱処理、例えば、ゲート電極膜4をパターニングしてゲ ート電極5を形成した後、ソース電極6及びドレイン電 極7を形成し、ドーパントの活性化アニールの熱処理に おいて、前記取り込まれた水素原子は、図1(b)に示・ すような(イ)ないし(ホ)の各経路で分布する。

(イ)は、未結合水素原子がゲート電極5から大気中へ 放出する経路を示している。(ロ)は、未結合水素原子 がゲート絶縁層3から大気中へ放出する経路を示してい る。(ハ)は、未結合水素原子がゲート絶縁層3から島 状半導体層 2 へ拡散し、島状半導体層のSiダングリン 30 グ・ボンドと結合して結合水素原子を形成する経路を示 している。 (二) は、未結合水素原子がゲート電極5か ら島状半導体層 2 へ拡散し、島状半導体層 2 のS i ダン グリング・ボンドと結合して結合水素原子を形成する経 路を示している。(ホ)は、ゲート電極膜4の堆積直後 に島状半導体層2までたどりついた未結合水素原子が、 島状半導体層2中を拡散し、島状半導体層2のSiダン グリング・ボンドと結合して結合水素原子を形成する経 路を示している。

【0017】本発明方法による水素化処理によれば、ゲ 40 一ト電極膜4の堆積中に島状半導体層2のSiダングリ ング・ボンドと結合して結合水素原子を形成する。更 に、その後の熱処理による前記(ハ), (ニ), (ホ) の経路により未結合水素原子を拡散させ、結合水素原子 を形成して島状半導体層2のSiダングリング・ボンド を終端し、また、ゲート絶縁層3と島状半導体層2との 界面準位を低減させる。

【0018】従って、従来例で述べたように、層間絶縁 膜55として水素含有のSiN:Hを使用し、その後、 加熱処理を行なってSiN: H中の水素を拡散する水素 あるので、ドーパントの活性化のためのレーザ・アニー 50 化処理方法に比較して、拡散経路を短くすることができ 5

る。また、前記(ハ), (ニ), (ホ)の各経路により 水素原子を拡散させるので、効率よく水素化処理を行な うことができる。また、水素プラズマ処理のようにプラ ズマCVD装置を必要とせず、水素化処理装置にコスト がかかることを防ぐ。

[0019]

【実施例】本発明方法を使用した具体的なCMOS薄膜 トランジスタの製造方法について、図2を参照しながら 説明する。

実施例1

熱バッファ層12としてのSiO2膜を5000オング ストロームの膜厚に着膜したガラス基板11上に、aー Siを1000オングストロームの膜厚に着膜した後、 エキシマ・レーザを用いたアニールにより結晶化してポ リシリコン膜13を形成する。続いて、前記ポリシリコ ン膜13をパターニングして一対の島状半導体層14, 14を形成する。次に、LPCVD法を用いてSiO2 を1000オングストロームの膜厚に着膜してゲート絶 縁層15を形成する。ゲート絶縁層15の緻密化アニー ルを行なった後、2000~5000オングストローム 20 の膜厚のタンタル(Ta)膜をゲート電極膜16として 水素雰囲気中で着膜する。この際、ゲート電極膜16. ゲート絶縁層15,島状半導体層14に水素原子が導入 され、その一部が島状半導体層14のSiダングリング ・ボンドと結合して結合水素原子を形成する。残りの水 素原子は未結合水素原子として、ゲート電極膜16、ゲ 一ト絶縁層15,島状半導体層14中に取り込まれる。 【0020】ゲート電極膜16の着膜は、H₂/Ar= 0. 5~50%の雰囲気中のTaターゲットのDCスパ ッタリングにより行なった。スパッタ雰囲気のH2含有 率は、ポリシリコンの性質及びゲート電極材料に依存 し、前記した数値は代表的な値を記したものである。

【0021】次に、ゲート電極膜16のパターニングを 行い、各島状半導体層14上にゲート電極17を形成す る。ドーピング・マスク(図示せず)でpチャネルの薄 膜トランジスタ側となる部分を覆い、上方よりシャワー ・ドーピングによりリン (P) を注入し、自己整合型 n チャネルの薄膜トランジスタ側のソース電極18及びド レイン電極19を形成する。注入条件は、5%PH3/ H2を用い110keVのエネルギーでドーズ量を4. 0×10^{15} (リン原子) $/ cm^2$ とした。

【0022】次に、前記ドーピング・マスクを剥離し、 nチャネルの薄膜トランジスタ側となる部分をドーピン グ・マスク(図示せず)で覆い、上方よりシャワー・ド ーピングによりボロン(B)を注入し、自己整合型pチ ャネルの薄膜トランジスタ側のソース電極18及びドレ イン電極19を形成する。注入条件は、5%B2H6/H 2を用い40~80keVのエネルギーでドーズ量を 4. 0×10^{15} (ボロン原子) $/ \text{cm}^2$ とした。

て、窒素雰囲気中で350~400℃で2~5時間の熱 処理を行なう。この時、Taで形成されたゲート電極1 7、SiO2で形成されたゲート絶縁層15、ポリシリ コンから成る島状半導体層14中に取り込まれた前記未 結合水素原子が拡散し、島状半導体層14中のSiダン

6

グリング・ボンドを終端させるとともに、島状半導体層 14とゲート絶縁層15の界面準位を低減させる。

【0024】その後、層間絶縁膜20としてプラズマC VD法によりSiO2膜を7000オングストローム~ 10 1ミクロンの膜厚に堆積し、コンタクトホール21の形 成、配線材料であるAl-Cuを1. 2 μ mの膜厚にス パッタリング法により堆積及びパターニングして配線電 極22の形成、パッシベーション膜としてのSiaNa膜 の着膜及びパターニングを行ない(図示せず)、CMO S薄膜トランジスタ(TFT)を完成させる。

【0025】実施例2

熱バッファ層12としてのSiO2膜を5000オング ストロームの膜厚に着膜したガラス基板11上に、a-Siを1000オングストロームの膜厚に着膜した後、 500~700℃の炉アニールによる固相成長で結晶化 してポリシリコン膜13を形成する。続いて、前記ポリ シリコン膜13をパターニングして一対の島状半導体層 14,14を形成する。次に、ECRプラズマCVD法 を用いてSiO2を1000オングストロームの膜厚に 着膜してゲート絶縁層15を形成する。ゲート絶縁層1 5の緻密化アニールを行なった後、2000~5000 オングストロームの膜厚のタングステン(W)膜をゲー ト電極膜16として水素雰囲気中で着膜する。この際、 ゲート電極膜16、ゲート絶縁層15、島状半導体層1 4に水素原子が導入され、その一部が島状半導体層14 のSiダングリング・ボンドと結合して結合水素原子を 形成する。残りの水素原子は未結合水素原子として、ゲ ート電極膜16, ゲート絶縁層15, 島状半導体層14 中に取り込まれる。

【0026】ゲート電極膜16の着膜は、H2/WF6= 0. 5~50%の混合雰囲気中でのプラズマCVDによ り行なった。プラズマ雰囲気のH2含有率は、ポリシリ コンの性質及びゲート電極材料に依存し、前記した数値 は代表的な値を記したものである。

【0027】次に、ゲート電極膜16のパターニングを 行い、各島状半導体層14上にゲート電極17を形成す る。ドーピング・マスク (図示せず) で p チャネルの薄 膜トランジスタ側となる部分を覆い、上方よりシャワー ・ドーピングによりリン (P) を注入し、自己整合型 n チャネルの薄膜トランジスタ側のソース電極17及びド レイン電極18を形成する。注入条件は、5%PH3/ Hoを用い110keVのエネルギーでドーズ量を4. 0×10^{15} (リン原子) $/ c m^2$ とした。

【0028】次に、前記ドーピング・マスクを剥離し、 【0023】続いて、ドーパントの活性化アニールとし 50 nチャネルの薄膜トランジスタ側となる部分をドーピン

グ・マスク(図示せず)で覆い、上方よりシャワー・ド ーピングによりボロン (B) を注入し、自己整合型 p チ ャネルの薄膜トランジスタ側のソース電極18及びドレ イン電極19を形成する。注入条件は、5%B2H6/H 2を用い80keVのエネルギーでドーズ量を4.0× 10^{15} (ボロン原子) $/ c m^2$ とした。

【0029】続いて、ドーパントの活性化アニールとし て、窒素雰囲気中で350~400℃で2~5時間の熱 処理を行なう。この時、Wで形成されたゲート電極1 7、SiO2で形成されたゲート絶縁層15、ポリシリ コンから成る島状半導体層14中に取り込まれた前記未 結合水素原子が拡散し、島状半導体層14中のSiダン グリング・ボンドを終端させるとともに、島状半導体層 14とゲート絶縁層15の界面準位を低減させる。以下 の工程は第1の実施例と同様であるので説明を省略す る。

【0030】上記実施例では、ゲート電極膜16の材料 としてTa, Wを使用したが、例えば、シリコン (S i), アルミニウム (A1), モリブデン (Mo), チ タン (Ti), ニッケル (Ni), クロム (Cr), 銅 20 【図面の簡単な説明】 (Cu) のうちの1元素もしくは複数元素から成る化合 物を使用してもよい。また、ゲート電極膜16の堆積方 法として、上記実施例においてはスパッタリング法やプ ラズマCVD法を使用したが、堆積時にゲート電極膜1 6中に水素が導入される堆積方法であればいずれの方法 を用いてもよい。例えば、ゲート電極膜の材料の元素を 含んだ原料ガスを用いた熱CVD法、光CVD法や、イ オン・プレーティング法等を使用してもよい。また、電 界メッキや無電界メッキ等による湿式法を用いてもよ

【0031】上記実施例では、ドーパントの活性化アニ ールと水素化処理のためのアニール(熱処理)とを共用 して行なうため、プロセス工程の簡略化を図ることがで きる。また、従来例のように、層間絶縁膜20の堆積後 に熱処理を行なうことがないので、層間絶縁膜20に劣 化が生じることを防止することができる。

8

【0032】上記各実施例では、ドーパントの活性化ア ニールと水素化処理のためのアニール(熱処理)とを共 用して行なったが、ゲート電極膜16のパターニング前 に、窒素雰囲気中で350~400℃、2~5時間のア ニールを行なうことにより水素化処理を行なってもよ い。この場合、ゲート絶縁層15全体をゲート電極膜1 10 6が被覆しているので、水素の拡散源の面積を大きくす ることができ、水素化の効率の向上を図ることができ

[0033]

【発明の効果】本発明方法によれば、熱処理における結 合水素原子を形成に際し、ゲート電極、ゲート絶縁膜、 島状半導体層中に取り込まれた未結合水素原子を拡散す るので、拡散経路を短くするとともに拡散効率を向上さ せ、水素化処理に要する時間の短縮を図ることができ

【図1】 (a)はゲート電極膜堆積後における未結合 水素原子と結合水素原子との分布を概略的に示した薄膜 トランジスタの断面説明図、(b)は熱処理工程におけ る未結合水素原子と結合水素原子との分布を概略的に示 した薄膜トランジスタの断面説明図である。

【図2】 (a)ないし(e)はCMOS薄膜トランジ スタの製造工程を示す断面説明図である。

【図3】 薄膜トランジスタの構造を説明するための断 面説明図である。

【符号の説明】 30

1…絶縁基板、 2…島状半導体層、 3…ゲート絶縁 層、 4…ゲート電極膜、 5…ゲート電極、 6…ソ ース電極、 7…ドレイン電極

【図3】

